深圳市组创微电子有限公司
销售部:15338833908采购部:0755-8299 4126行政部:0755-8299 4126
咨询电话
0755-8299 4141

硬件开发

高速PCB叠层设计


高速电路SI分析和PCB叠层设计

随着电子系统更快的信号速率,更高的集成度以及更大的数据吞吐量,信号完整性(SI)和电磁干扰(EMI)分析设计成为了高速电路设计和多信号系统面临的棘手问题。如果在设计前期没有特别注意SI和EMI的问题,后期测试会浪费很多时间,增加产品开发周期和成本。如果设计的产品不能很好地解决电磁兼容(EMC)和信号完整性问题,设计的系统将很难满足实际的要求。干扰严重时,电路甚至无法按预期要求正常工作。因此如何在产品设计阶段,就综合考虑印制电路板(Printed Circuit Board,PCB)板级SI和EMI问题成为业内关注的热点。目前,华为、中兴等著名企业,以专门从事高速电路系统中SI与EMI的仿真、分析与设计,把电磁兼容设计技术应用于PCB设计中,解决减少EMI的问题,EMC设计技术包含板层的叠层结构设计、高速信号线EMI布线设计。

一、高速电路PCB设计方法

1.1传统PCB设计方法

电子产品的支撑是PCB,传统的PCB设计方法经过原理图设计、PCB布局布线、DRC检查,样板制作、功能调试和性能测试等流程。

在原理图设计阶段,要对信号在实际PCB的传输特性做出预分析,一般只能参考元器件数据手册或者以往的设计经验。而对新的设计项目而言,很难根据具体情况对元器件参数、电路拓扑结构、网络端接等做出正确的选择。在PCB版图设计阶段,同样缺乏有效的手段对叠层规划、元器件布局、布线等所产生的影响,做出实时分析和评估。PCB的性能只有在样板制作完成后才能评定,如果信号在实际PCB上的传输特性不能满足性能要求,就需要修改以前的PCB版设计,从而延长了项目设计周期、增加了成本。

1.2现代高速电路PCB设计方法

现代高速PCB设计方法,与传统的PCB设计流程相比,将原理图设计、PCB布局布线和高速仿真分析集成于一体。在PCB设计过程中,进行信号完整性仿真(SI)分析,运用器件模型和仿真工具,可以在PCB布局和布线阶段之前或者之后,对关键的高速数字信号进行反射、串扰、同步开关噪声、EMI等信号完整性问题进行仿真分析,根据仿真结果制定约束规则,来指导关键信号的布局、布线过程,并通过后仿真来检查板级设计效果,进一步完善PCB设计,保证信号质量。若能在产品设计阶段尽最大程度解决EMC和SI的问题,将大大减少产品设计成本,节省时间。

二、电路板的器件模型和仿真

2.1器件模型

PSPICE模型和IBIS模型都支持PCB板级仿真,SPICE模型包含电路和工艺参数方面的详细信息,IC设计商往往不愿提供SPICE模型,从而限制了其应用;而大多数器件的IBIS模型,仅涉及到器件I/Obuffer的电气性能,不包含器件内核的结构、工艺和性能等信息,可从互联网上或者IC供应商那里免费获得,但目前还没有哪一种模型可以单独完成所有级别的信号完整性仿真分析(SI)。特别说明,“仿真模型库”对于仿真结果至关重要,必须通过实际产品项目的仿真测试实际对比、修正后的仿真模型,才能算作“准确的仿真模型”。

2.2仿真选取

IBIS模型为“行为级模型”器件,仿真时必须关注选取的工作条件,Slow、Typical、Fast,否则仿真不准,行为级信号质量仿真用CadenceSPBSigXplorer;晶体管级仿真用SynopsysHspice;三维电磁场建模用AnsoftHFSS;时域频域混合仿真用AnsoftADS。Cadence将Sigrity软件的功能集成到SPB设计软件平台,仿真功能比较全面,但目前还没有一个统一的仿真软件平台可以适用于所有信号的仿真场景。使用EMIStream工具对板极EMI问题进行分析,嵌入在PCB设计的全过程,在设计阶段解决EMI问题有利于减少反复设计的次数。

三、抑制EMI的高速PCB叠层设计

3.1传输线RLC和EMI

PCB上相邻两条传输线之间,两层PCB导电层之间,以及电压层和周围的地平面之间都可以组成电容,电容的数值越大,存储的电场能量越多,即往外部泄露系统能量的比率更少,系统产生的EMI得到一定的抑制。电感数值表示存储导体周围磁场的能力,感抗变小,磁场减小,对外的磁能量辐射也会减小,即电感越小,就能对EMI进行抑制。实际电路阻抗越小越能抑制EMI,当阻抗比较小即电容较大和电感较小的时候,只要保持电路的正常布线,电流保持最佳回流路径,使EMI控制在最小。

线路板特性阻抗的控制,及多负载情况下的拓补结构的设计,直接关系到产品的成败。高速信号层与层之间的切换必须保证特性阻抗的连续,同层的布线宽度必须连续,不同层的走线必须连续。所有高速信号必须有良好的回流路径,尽可能地保证时钟等高速信号的回流路径最小,否则会极大的增加辐射,并且辐射的大小和信号路径、回流路径所包围的面积成正比。

3.2叠层结构设计抑制EMI

叠层是PCB设计时首要考虑的因素。根据电路规模、电路板尺寸和EMC的要求,选用叠层数量,内电层的位置,及如何在不同层分布信号。布线层数越多越利于布线,但工艺成本和难度会增加。PCB层数的选择需要综合考虑以最佳的平衡。行业PCB工程师在完成元器件预布局后,会对PCB布线瓶颈处进行分析,包括PCB布线密度;结合特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号层的层数;然后根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。

小结

在产品设计阶段适当运用现代高速PCB板级仿真,针对器件模型进行仿真,进一步完善PCB,保证信号质量。电路板板层设计与实际电路密切相关,不同电路的抗干扰性能和设计侧重点各有所不同,布线顺序并不固定,有些标准和原则来约束:内部电源层和地层之间应紧密耦合;top层和bottom的相邻层用GND,确保单板的EMC特性;每个信号层优选使用GND层做参考平面;整个单板都用到的电源优先铺整块铜皮;信号易受干扰的、高速的、沿跳变的优选走内层等,并且设置在两个内电层之间。

以上就是我们深圳市组创微电子有限公司为您介绍的高速电路SI分析和PCB叠层设计技术。如果您有智能电子产品的软硬件功能开发需求,可以放心交给我们,我们有丰富的电子产品定制开发经验,可以尽快评估开发周期与IC价格,也可以核算PCBA报价。我们是多家国内外芯片代理商:松翰、应广、杰理、安凯、全志、realtek,有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。

使用该技术的解决方案

  • 返回顶部