深圳市组创微电子有限公司
销售部:15338833908采购部:0755-8299 4126行政部:0755-8299 4126
咨询电话
0755-8299 4141

硬件开发

PCB设计信号完整性


高速PCB设计中影响信号完整性的因素及解决方案

电子技术的不断进步,数字系统的时钟频率越来越高,信号上升沿时间越来越短,PCB系统已不再像以往设计中仅仅只是支撑电子元器件的平台,而变成了一个高性能的系统结构。从电气性能角度看,高速信号间的互连不在是畅通和透明的了,高速PCB的导线互连和板层特性对系统的影响已不能被忽略。如何处理由高速信号互连引起的反射、串扰、延迟、振铃和阻抗匹配等信号完整性问题,确保信号传输的质量,是一个设计能否成功的关键。根据仿真结果制定相关布局、布线规则约束PCB设计,对达到良好的设计效果有着重要意义。

一、PCB信号完整性基本理论

1.1高速电路及判定法则

对于高速电路,有两种定义:一种定义是当电路中的数字信号在传输线上的延迟大于其20%上升沿时间时,即为高速电路;一种是当数字逻辑电路的频率达到或者超过45MHz~50MHz时的电路称为高速电路。L(导线长度(inch))>Tr为高速电路,L(导线长度(inch))<Tr为低速电路,Tr为脉冲上升沿时间。

对于高速信号线要根据PCB板材料的介电常数计算出信号走线的临界长度,在布线时注意走线长度不能大于临界长度,否则会引发信号完整性问题。

1.2特性阻抗

特性阻抗是高速电路中阻抗匹配的一个重要参数,阻抗匹配关系到高速信号的反射、振铃、上冲、下冲,直接影响到高速信号传输的完整性,在高速设计中非常重要。

二、影响信号完整性的因素及解决方案

2.1阻抗匹配

在高速电路设计中需要做阻抗匹配,才能确保数据快速、无误的传输。数据采集系统一般由传感器、信号调理设备、AD数据采集芯片、FPGA和SDRAM(同步随机存储器)组成。AD芯片选用AD9649,采用1.8V电源供电,14位数据线并行采样,采样频率设为20M;PCI接口芯片选用PCI9054,支持DMA数据传输;PCI配置芯片选用93LC66B;数据存储器SDRAM选用HY57V561620FTP-H,分为4个BANK,有13根行地址线、9根列地址线,每个BANK的存储空间为4M*16bit;FPGA选用Cyclone1的EP1C6F256C8,端口电压3.3V,核心电压1.5V。PCI总线数据线宽度为32位,读写时钟采用33MHz时钟,最大读写速度可以达每秒132MByte,能满足采集数据的高速传输。

在画高速PCB电路板时需要注意以下两个问题:

(1)AD是数字和模拟混合部分,是设计重点考虑的部分之一。因为数字部分的频率高,模拟部分对干扰很敏感,如果处理不好,数字信号很容易干扰模拟信号,从而出现电磁干扰问题。正确的做法是将混合信号电路板上的数字地和模拟地分割开,把模拟、数字电子元件分类摆放,在模拟区域分配模拟地层,数字区域分配数字地层,在区域分割线的附近用磁珠把模拟地与数字地相连。这样就能很好的实现数字地和模拟地之间的隔离。

(2)在数据采集系统中用到了SDRAM,手册上也明确指出与FPGA相连的数据线必须做50欧姆的阻抗匹配才能保证数据准确的高速传输。FPGA将采集的数据写入SDRAM后,要不断进行刷新才能保留住数据,且每一行的刷新循环周期不得慢于64毫秒。有损传输线场求解器Polar Si9000具备快速、准确、基于频率范围建立传输线损耗和阻抗设计模型建模的能力,能快速计算出多种传输线参数(电容、电阻、电感、趋肤深度、S参数),Polar Si9000采用边界元法进行场求解,能迅速绘制各种结构的传输线的介质损耗、导体损耗和传输损耗随频率变化的对数图。

应用Polar Si9000软件做阻抗匹配的步骤如下:(1)高速信号线一般走PCB的顶层并尽量不打过孔,在软件中选择微带线结构模型(分为单端、差分结构模型)。单端走线一般做50欧姆阻抗匹配,差分走线一般做90欧姆阻抗匹配(如USB2.0D+,D-)。

(2)在软件界面上填入需要的阻抗匹配值以及PCB制作工艺的具体参数(介质厚度、PCB板材介电常数、铜箔厚度、绿油厚度、绿油介电常数等),如表1,制作工艺的具体参数可以与PCB厂家沟通得知,从而计算出导线的宽度。如果是差分微带线,还需要计算导线与导线之间的间距(S1)。

(3)如果计算出的导线宽度比较大,无法完成PCB布线时,应与PCB生产厂家再次沟通,将制作工艺中的参数做调整,从而满足设计需求。

2.2串扰

串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。过大的串扰可能引起电路的误触发,导致系统无法正常工作。串扰是由电磁耦合形成的,耦合分为容性耦合和感性耦合两种。容性耦合是由干扰源上的电压变化在被干扰对象上引起感应电流从而导致的电磁干扰,而感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。当干扰源状态变化时,会在被干扰对象上产生一串干扰脉冲,在高速系统中,这种现象很普遍。

解决串扰的方法如下:(1)即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向,减少串扰;特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线。(2)为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则。(3)高速信号线在满足条件的情况下,加入端接匹配可以减小或消除反射,从而减小串扰。

三、信号完整性设计方法应用

在PCB设计过程中,根据信号完整性理论总结了有很多设计规则。参照这些设计规则,可以更好的达到信号完整性。在设计PCB时,要详细了解整个电路板的设计信息,这主要包括:(1)器件布局位置、有无大功率器件、芯片器件散热的特殊要求;(2)信号线的种类、速率、传送方向及阻抗匹配要求;(3)信号驱动能力、关键信号及保护措施;(4)电源种类、地的种类、电源和地的噪声容限要求、电源平面和地平面的设置及分割;(5)时钟线的种类和速率、时钟线的来源、去向、时钟延时要求、最长走线要求。

总结

从信号完整性理论出发,对由阻抗不匹配、反射、串扰等噪声引起的信号完整性问题进行分析计算。总结了一些电路板设计的规则,认真参照这些设计规则,可以更好的达到PCB的信号完整性。在设计电路板中应用Polar Si9000仿真软件,通过仿真计算出导线宽度、导线间距、填充介质等因素对信号质量随频率变化的影响,将信号完整性问题解决在制板之前,为成功设计出电路板提供了保证。

以上就是我们深圳市组创微电子有限公司为您介绍的高速PCB设计中影响信号完整性的因素及解决方案。如果您有智能电子产品的软硬件功能开发需求,可以放心交给我们,我们有丰富的电子产品定制开发经验,可以尽快评估开发周期与IC价格,也可以核算PCBA报价。我们是多家国内外芯片代理商:松翰、应广、杰理、安凯、全志、realtek,有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。

使用该技术的解决方案

  • 返回顶部