深圳市组创微电子有限公司
销售部:15338833908采购部:0755-8299 4126行政部:0755-8299 4126
咨询电话
0755-8299 4141

硬件开发

高速PCB设计技巧


高速PCB设计中需要注意的一些问题

目前,电子产品中高频电路的比例越来越大,对产品的体积、性能的要求也越来越高。随着大量数模混合电路的应用,PCB(印制电路板)的复杂程度增大,布线密度的增加,对PCB的设计质量提出了更高的要求。高频情况下,还必须考虑电磁兼容性(EMC)与电磁干扰(EMI)问题。如果设计不当,工作时会导致信号波形产生尖峰过冲、衰减振荡、反射、串扰等问题,严重影响产品的性能。因此,要求从事高频PCB的设计工程师除了必须具有相应的基础理论知识外,还要求PCB设计工程师对产品设计的布线规则、电磁兼容控制技术有深刻理解和丰富经验,才能够设计出较为理想的PCB。

本文以常用的PCB设计软件protel99 SE为例,探讨设计中需要注意的问题、方法与技巧。

(一)布线层数。由于高速电路集成度较高,布线密度大,因此在规划电路板层数时,可考虑采用多层板,利用中间内层平面作为电源和地线层,有利于就近接地,有效降低寄生电感、缩短信号线长度、降低信号间的交叉干扰,起到屏蔽作用。一般情况下,四层板比两层板的噪声低20dB。但是板层数越高,制造工艺越复杂,成本越高。因此需要综合考虑,合理选择布线层数。

(二)布线密度。为了减小产品体积,需要缩小PCB的尺寸,这就要提高PCB的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低,在高速(>100MHz)高密度PCB设计中需要特别注意串扰(crosstalk interference),注意控制走线特性阻抗的连续与匹配。走线间距,一般为两倍线宽。

(三)走线方式。走线必须按照45°角拐弯或圆弧曲线完成,避免直角拐弯,这样可以减少高频信号的发射和相互间的耦合。

(四)走线长度。高频信号线的布线应尽可能短,两根线并行距离越短越好。这样可以减少分布参数,降低信号的损耗。为避免平行走线的间距和长度,需预先规定好规则。进入Design Rules,选High Speed标签,其中Parallel Segment Constraint是规定两条平行走线的最小间距和最长平行长度,点ADD按钮,在出现的对话框中,For a parallel gap of是间距,the parallel lim it is是可平行的长度。此外,电容引线不能太长,尤其是高频旁路电容不能有引线。

(五)布线方向。在相邻的两个层面上布线务必将走线的方向取为相互垂直,这样可以减少信号间的干扰和寄生耦合。特别要注意输入信号线不要与输出信号线平行走线,以避免信号反射干扰。信号走线不能形成环路,需要按照菊花链方式布线。同一层面内,尽量避免近距离平行布线,因为近距离平行布线在高频电路中会产生“交叉干扰”。解决的办法:可在其反面大面积布置以减少干扰。同一层内的平行走线实在无法避免时,可在设计规则中High Speed/Parallel Segment Rule将两平行线间的距离加大,限定平行线的走线长度。

(六)过孔数量。高频电路器件管脚间的引线层间的交替即过孔,数量越少越好。一个过孔可带来0.5pF的分布电容,减少过孔数能提高速度。对过孔的数量作限制的方法:进入Design Rules,选High Speed标签,其中Maximum Via Count Constraint是规定最多可放置过孔的数量,点ADD按钮,出现对话框,在Maximum Via Count中填入规定的最大过孔数量。选择过孔位置也很重要。电源和地的管脚要就近打过孔,过孔和管脚之间的引线越短越好,因为它们会有等效电感。在信号换层的过孔附近放置一些接地的过孔,以便为信号提供最近的回路。

(七)铺铜。铺铜接地能起到屏蔽作用,目的是提高电路的抗干扰能力,同时对于PCB散热和PCB的强度也有很大好处。在铺铜时最好采用栅格状铜箔,并将此栅格与电路的接地网络连通,这样栅格会有较好的屏蔽效果,栅格网的尺寸,由所要重点屏蔽的干扰频率而定。一般用大面积铺铜方式进行地线铺设,用大面积铺铜铺设地线时要注意以下问题:尽量将同一功能电路的铺铜联成一片,连接于本功能电路的地线或滤波电容接地处。铺铜中如果出现两片铺铜通过很细的线连接时,要考虑调整布线,使两片铺铜区的连接是宽导线连接。要尽量避免死铜现象,在出现死铜时,应重新调整、优化布线,以保证地线良好,降低噪音。在要求高的地方,可以采用金属屏蔽盒屏蔽。

(八)包地。对特别敏感的信号和一些高速数字总线要进行包地处理。可以显著提高该信号的抗干扰能力,当然还可以对干扰源进行包地处理,使其不能干扰其他信号。

(九)去耦电容。在PCB的关键部位要配置适当的高频去耦电容,以减少辐射和高频干扰。如PCB电源的输入端应接一个10μF~100μF的电解电容,在高速集成芯片的电源引脚附近都接一个0.01μF左右的瓷片电容。去耦电容的引线不能过长,要调整到合适的位置,以减小高频干扰。

(十)电磁兼容性(EMC)与电磁干扰(EMI)。电磁兼容性是指设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁干扰(EMI)的能力。电磁干扰产生的主要原因是电路工作频率太高以及布局布线不合理。例如:过长的走线、未被匹配终结的传输线、过量电容或电感以及阻抗失配、信号线间距离太近等。随着电子产品越来越趋向高速、宽带、高灵敏度、高密集度和小型化,EMC问题越来越严重,解决方案主要有屏蔽、滤波、合理布局和接地等。这些都是设计者在设置规则时应该事先考虑的。一个好的EMC/EMI设计,必须一开始布局时就要考虑到器件的位置,PCB迭层的安排、重要联机的走法、器件的选择等,否则会事倍功半,增加成本。

总结

在高速PCB设计中,除了上述需要注意的问题外,还有一些其他问题,如元器件的布局问题、电源与地线的布线问题、共阻抗干扰问题等等,都可能直接关系到高速电路的工作性能。总之,高速电路的PCB设计是一个复杂的过程,涉及的因素很多,需要设计者在实际工作中不断探索和研究,积累经验,才能设计出一个好的PCB。

以上就是我们深圳市组创微电子有限公司为您介绍的高速PCB设计中需要注意的一些问题。如果您有智能电子产品的软硬件功能开发需求,可以放心交给我们,我们有丰富的电子产品定制开发经验,可以尽快评估开发周期与IC价格,也可以核算PCBA报价。我们是多家国内外芯片代理商:松翰、应广、杰理、安凯、全志、realtek,有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。

使用该技术的解决方案

  • 返回顶部